計算機輔助設計特論
Special Topics in Computer Aided Design
學期
106-1
學分
3
學分
當期課號
5042
永久課號
IEE6661
開課單位
電子研究所
授課教師
黃俊達
校區
光復
類別
選修
上課時間表
| 節 | 週二 | 週三 |
|---|---|---|
3 10:10–11:00 | 計算機輔助設計特論 ED220 2 節連堂 | |
4 11:10–12:00 | ||
7 15:30–16:20 | 計算機輔助設計特論 ED220 2 節連堂 | |
8 16:30–17:20 |
* 根據陽明交大上課時間表所列
概述
Learn the fundamentals of modern electronic design automation (EDA) tools and flows.
先修科目
C/C++ programming capability.
評分方式
Midterm: 35% Final: 35% Three programming assignments: 30%
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction to Design and Verification Methodology for SoC |
| 第 2 週 | Introduction to Design and Verification Methodology for SOC |
| 第 3 週 | Two-level Logic Synthesis |
| 第 4 週 | Two-level Logic Synthesis |
| 第 5 週 | Multi-level Logic Synthesis |
| 第 6 週 | Multi-level Logic Synthesis |
| 第 7 週 | Technology Mapping |
| 第 8 週 | Timing Analysis and Optimization |
| 第 9 週 | Timing Analysis and Optimization |
| 第 10 週 | Midterm |
| 第 11 週 | Binary Decision Diagram |
| 第 12 週 | Formal Verification |
| 第 13 週 | Formal Verification |
| 第 14 週 | Formal Verification |
| 第 15 週 | High-Level Synthesis |
| 第 16 週 | High-Level Synthesis |
| 第 17 週 | High-Level Synthesis |
| 第 18 週 | Final Exam |
教科書
Lectures.
Office Hours
- 地點
- ED621
- 時間
- 3GH, by appointment first.
- 聯絡方式
- ext. 31372 email: jdhuang@mail.nctu.edu.tw