數位信號處理超大型積體電路
VLSI Digital Signal Processing
學期
107-1
學分
3
學分
當期課號
5979
永久課號
CST5012
開課單位
國際半導體產業學院碩士班
授課教師
管延城
校區
光復
類別
選修
上課時間表
| 節 | 週四 |
|---|---|
3 10:10–11:00 | 數位信號處理超大型積體電路 EE116 3 節連堂 |
4 11:10–12:00 | |
N 12:20–13:10 |
* 根據陽明交大上課時間表所列
概述
Digital VLSI design and implementation for various signal processing systems from an architecture point of view.
先修科目
Signals and Systems Logic Design
評分方式
Homework/Assignments: 40% Midterm: 25% Final: 35%
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction to Digital Signal Processing Systems |
| 第 2 週 | Iteration Bound |
| 第 3 週 | Digital Filters |
| 第 4 週 | Pipelined and Parallel Processing |
| 第 5 週 | Retiming & Unfolding |
| 第 6 週 | Retiming & Unfolding |
| 第 7 週 | Folding |
| 第 8 週 | Folding |
| 第 9 週 | Midterm |
| 第 10 週 | Pipelined and Parallel Recursive and Adaptive Filters |
| 第 11 週 | CORDIC, Divider, Square Root |
| 第 12 週 | Scaling and Round-off Noise |
| 第 13 週 | Energy and Delay Models |
| 第 14 週 | Circuit Optimization |
| 第 15 週 | Wordlength Optimization |
| 第 16 週 | Architectural Optimization |
| 第 17 週 | Review |
| 第 18 週 | Final Exam |
教科書
1. VLSI Digital Signal Processing Systems: Design and Implementation, Keshab K. Parhi, 1st edition, Wiley-Interscience, 1999. 2. DSP Architecture Design Essentials, Dejan Markovic and Robert W Brodersen, 1st edition, Springer, 2012.
Office Hours
- 地點
- MIRC R301
- 時間
- By appointment
- 聯絡方式
- yck.nctu@gmail.com