數位實驗

※ 若加選學生的修業規章將「數位實驗」列為「必修」課程,請預先提供學校證明文件給助教。 ※ 例:百川學士學位學程,專業核心補充課程:電機工程(微積分(一)(二)、物理(一)(二)、線性代數、計算機概論與程式設計、數位實驗) 練習利用數位 IC 或 FPGA 開發板,實做數位邏輯相關電路。使用工具包含但不限於:Digital Logic, FPGA, Verilog, Xilinx Vivado, Digilent Nexys4 DDR。 邏輯設計所需知識包含但不限於:Number System and Conversion, Boolean Algebra, Algebraic Simplification, Applications of Boolean Algebra, Karnaugh Maps, Multi-Level Gate Networks NAND and NOR Gates Combinational Circuits Design and Simulation Using Gates, Multiplexers, Decoders, Read-Only Memories, and Programmable Logic Devices, Latches and Flip-Flops, Registers and Counters, Sequential Circuit Design 實驗課將會教學:示波器、函數產生器、電源供應器、三用電錶、麵包板、邏輯分析儀等儀器基本技巧。 本實驗為大一數位實驗,因選修人數眾多故訂定下列措施,請同學務必配合。 一、所有修課同學皆不允許期中退選,請考慮清楚是否修課。(最晚請於準備週當天決定,之後不允許退選) 二、課程須使用電腦,請同學自備(以筆電為佳),並自行維護電腦軟硬體(開發環境僅 Windows 與 Linux)。 三、本課程有寒假作業(成績計入學期成績),成績未達助教標準將會被退選不予修課。 作業連結 https://docs.google.com/document/d/e/2PACX-1vR0Q__GAuy8jHhvZxNojqjS8DI0jXJ6JeBi_y5DhYC3izg6a6n01PaMAQ1DvXHXoAK_Y0qnHhCbMIAq/pub

必須已經修畢「邏輯設計」且成績及格 須自備可運行 Windows 或 Linux 作業系統的電腦

課程網站 https://sites.google.com/nycu.edu.tw/nycueelabs/%E9%A6%96%E9%A0%81 課程內容 課程日程 https://calendar.google.com/calendar/u/0/embed?color=%23f691b2&src=c_0vhchuivjl2pgul2q8hb0nve5c@group.calendar.google.com

Lab 30% Report 30% Project 30% Other 10%

Verilog 語言規格書 https://ieeexplore.ieee.org/document/1620780 Vivado Design Suite User Guide Design Flows Overview https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug892-vivado-design-flows-overview.pdf Using the Vivado IDE https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug893-vivado-ide.pdf System-Level Design Entry https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug895-vivado-system-level-design-entry.pdf Designing with IP https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug896-vivado-ip.pdf I/O and Clock Planning https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug899-vivado-io-clock-planning.pdf Logic Simulation https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug900-vivado-logic-simulation.pdf Synthesis https://www.xilinx.com/content/dam/xilinx/support/documentation/sw_manuals/xilinx2021_2/ug901-vivado-synthesis.pdf

地點

ED217

時間

提前一天寄信預約 可預約時段:週三 1400-1600

聯絡方式

ccata@nycu.edu.tw