積體電路技術(二)
Integrated Circuit Technology (II)
學期
112-2
學分
3
學分
當期課號
535208
永久課號
EEIE30042
開課單位
電子研究所
授課教師
崔秉鉞
校區
光復
類別
選修
上課時間表
| 節 | 週一 | 週三 |
|---|---|---|
2 09:00–09:50 | 積體電路技術(二) ED101 | |
3 10:10–11:00 | 積體電路技術(二) ED101 2 節連堂 | |
4 11:10–12:00 |
* 根據陽明交大上課時間表所列
概述
銜接積體電路技術(一),完整講述積體電路之所有單元製程,接著介紹重要之製程模組,包括isolation, salicide, 等,再以完整的CMOS process flow串連各製程單元及模組,並介紹設計規範的概念。 積體電路技術(一)、(二)將可使學生對半世紀來的積體電路技術有完整且深入的了解,並知道如何整合應用,製作出符合規範的產品。
先修科目
建議修過積體電路技術(一)或其它半導體單元製程相關課程至少一學期。
評分方式
期中考50% 期末考50%
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Thin Film Deposition |
| 第 2 週 | Thin Film Deposition |
| 第 3 週 | Electrochemical Deposition |
| 第 4 週 | Electrochemical Deposition |
| 第 5 週 | Dopant Diffusion and Ion Implantation |
| 第 6 週 | Dopant Diffusion and Ion Implantation |
| 第 7 週 | Chemical Mechanical Polish |
| 第 8 週 | Chemical Mechanical Polish |
| 第 9 週 | Mid-term examination Isolation Technology |
| 第 10 週 | Isolation Technology Silicide Technology |
| 第 11 週 | Silicide Technology CMOS Front-end Process Flow |
| 第 12 週 | CMOS Front-end Process Flow |
| 第 13 週 | CMOS Front-end Process Flow Multi-level Interconnect Technology |
| 第 14 週 | Multi-level Interconnect Technology |
| 第 15 週 | Multi-level Interconnect Technology Design Rules |
| 第 16 週 | Design Rules |
| 第 17 週 | Design Rules Final Examination |
教科書
教科書:自編講義。 參考書: J. D. Plummer, M. D. Deal, and P. B. Griffin, “Silicon VLSI Technology-Fundamentals, Practice, and Modeling”, 2000, Prentice Hall. C. Y. Chang and S. M. Sze, “ULSI Technology”, McGraw Hill, 1996.
Office Hours
- 地點
- 另行約定
- 時間
- 另行約定
- 聯絡方式
- bytsui@nycu.edu.tw 03-5131570