RISC-V人工智慧運算架構與系統 (ㄧ)
RISCV AI Computing Architecture and System I
| 節 | 週一 |
|---|---|
5 13:20–14:10 | RISC-V人工智慧運算架構與系統 (ㄧ) EC329 2 節連堂 |
6 14:20–15:10 |
* 根據陽明交大上課時間表所列
這門課是作為人工智慧加速晶片設計介紹的入門課程, 我們設定給必須具有基本C or C++ programming 能力的同學來選修,同時希望同學在上課之前要有一些基本的數位設計邏輯概念,尤其以修過基礎計算機組織理論為佳。這門課跟其他系統相關課程的不同之處如下: 1. 著重於介紹人工智慧加速晶片設計的基本開發流程與實作 2. 著重於軟硬體協同設計的概念 3. 著重於理解通用型(general-purpose) 跟客製化(domain-specific) 設計上的差別 4. 著重於介紹如何用軟體模擬硬體設計的方法 人工智慧加速晶片在過去幾年快速蓬勃地發展,有別於傳統晶片設計,人工智慧晶片的開發並沒有一定的標準架構,不同人工智慧應用領域所需要的人工智慧晶片也有所不同,並沒有一個通用型的人工智慧晶片能滿足所有應用的要求。這門課目的在引領你知道學習人工智慧晶片設計的基礎必備知識,了解晶片設計在人工智慧應用上所需考量的議題,如果你修完這門課能了解到自己的興趣所在,本課程分為(一)(二) 兩門各兩學分的課程,搭配四個Lab 實作主題,每一個主題有3 個Lab,能協助你強化自己的背景知識與專業技能,做好投入職場或是高等教育的準備。這門課的實作部分會花費很多的時間,如果同學能完成這門課的所有實作作業與專題,我預期同學在申請Internship 或是相關研究所領域時,會因為這門課打下很好的基礎。
Python/C Programming Digital Design
採遠距同步與非同步教學混合 期末上機考,學生需自備筆電 1. 第一堂課請務必來實體課堂上課,你才能開設所有修課需要的帳號, 想加退 選的同學只有在第一堂課時來實體教室加簽,你才能選修這堂課 由於本課程同步在清華大學跟陽明交通大學開設,第一堂課老師分別在兩個時段,做AIAS I / AIAS II 兩門課的課程說明。 1:20pm - 2:50pm Course Overview (清大場炯朗105 實體,交大場工程三館EC329 視訊線上) 3:30pm - 5:00pm Course Overview (交大場工程三館EC329 實體,清大場炯朗105 視訊線上) 兩個場次的內容是一樣的,如果你想看到老師本人或加簽,請到實體場地 選課須知 請參考 [給想選修「人工智慧運算架構與系統(ㄧ)(二)」一門課的同學的一封信 Fall, 2024](https://course.playlab.tw/md/jwnOiocjSj6M9KJqdhvJ9A?view)
Labs/Homeworks 70% class participation 10% 上機考20%
| 週次 | 主題 |
|---|---|
| 第 1 週 | Lecture 1-0 logistics Lecture 1-1 Course Overview Lab 1 Description |
| 第 2 週 | Lecture 2-1 AI Chips Development Landscape and Trends Lab 2 Description |
| 第 3 週 | Lecture 3-1 AI Model Analysis Using Pytorch |
| 第 4 週 | Lecture 4-1 Leveraging Open Source Projects in AI Computing |
| 第 5 週 | Lecture 5-1 Introduction to Assembly Language and RISC V Instruction Set Architecture AIAS Lecture 5-2 - More RISC V Instructions and How to Implement Functions |
| 第 6 週 | Lecture 6-1 - Digital Design Basics Lecture 6-2 - chisel tutorial Lab5 Description |
| 第 7 週 | Lecture 7-1 - RISC-V Instruction Formats Lecture 7- 2- Compiler/Assembler/Linker/Loader Lab4 Description |
| 第 8 週 | Lecture 8-1 - Combinational Chisel Design Review |
| 第 9 週 | Lecture 8-2 - RISC-V datapath |
| 第 10 週 | Lecture 9-1 - FSM Design |
| 第 11 週 | Chisel Book Chapter 8 – FSM Chisel Book Chapter9 – Part I Communicating FSM |
| 第 12 週 | Lecture 8-1 - Single-Cycle RISC-V Control |
| 第 13 週 | Signle/Cycle CPU Design vs. 5-stage pipelined RISC-V Design |
| 第 14 週 | Group Project Management |
| 第 15 週 | Lab Discussion |
| 第 16 週 | 期末上機考 |
- [Chisel 3.0 Tutorial paper] (https://inst.eecs.berkeley.edu/~cs250/sp17/handouts/chisel-tutorial.pdf) - [Digital Design in Chisel, 2nd Ed] (http://www.imm.dtu.dk/~masca/chisel-book.pdf) - [RISC-V Learning Online](https://riscv.org/risc-v-learn-online/)
- 地點
- 線上
- 時間
- office hour Saturday morning 10:00am-11:00am
- 聯絡方式
- weifen.lin@cs.nycu.edu.tw