邏輯設計
Logic Design
學期
114-1
學分
3
學分
當期課號
515012
永久課號
EEEC10023
開課單位
電機系共同課程
授課教師
林顯易
校區
光復
類別
必修
上課時間表
| 節 | 週二 | 週五 |
|---|---|---|
3 10:10–11:00 | 邏輯設計 EE207 2 節連堂 | |
4 11:10–12:00 | ||
5 13:20–14:10 | 邏輯設計 EE207 |
* 根據陽明交大上課時間表所列
概述
This course will provide an introduction to the basic concepts and skills underlying the design of digital systems.
先修科目
None
教學方式
TA: TBD
評分方式
8 Quizzes 40% Presentation 10% Mid-term exam 25% Final exam 25%
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | Introduction to Number Systems and Conversion |
| 第 2 週 | Boolean Algebra |
| 第 3 週 | Applications of Boolean Algebra Minterm and Maxterm Expansions |
| 第 4 週 | Karnaugh Maps |
| 第 5 週 | Multi-Level Gate Circuits NAND and NOR Gates |
| 第 6 週 | Combinational Circuit Design and Simulation Using Gates |
| 第 7 週 | Latches and Flip-Flops |
| 第 8 週 | 1. Mid-term I 2. Multiplexers, Decoders, and Programmable Logic Devices |
| 第 9 週 | Registers and Counters (I) |
| 第 10 週 | Registers and Counters (II) |
| 第 11 週 | Analysis of Clocked Sequential Circuits (I) |
| 第 12 週 | Analysis of Clocked Sequential Circuits (II) |
| 第 13 週 | Derivation of State Graphs and Tables |
| 第 14 週 | Reduction of State Tables State Assignment |
| 第 15 週 | Sequential Circuit Design |
| 第 16 週 | Flexible class |
| 第 17 週 | Flexible class |
| 第 18 週 | Final exam |
教科書
Jr. Charles H. Roth and Larry L Kinney, Fundamentals of logic design, 7th Ed, Cengage Learning, 2020.
Office Hours
- 地點
- EE749
- 時間
- Tuesday, 1:20pm~2:20pm
- 聯絡方式
- Tel: 03-5712121 ext54345 or Email: sofin@nycu.edu.tw