先進積體電路封裝技術導論
Introduction of IC package technology
| 節 | 週三 |
|---|---|
2 09:00–09:50 | 先進積體電路封裝技術導論 EDB06 3 節連堂 |
3 10:10–11:00 | |
4 11:10–12:00 |
* 根據陽明交大上課時間表所列
自從半導體電晶體以及積體電路(IC)元件發明之後,這些半導體元件是經過電路設計與晶圓片製作流程後,所得的晶圓片進行切割而獲取一顆顆晶粒(die),為了維持晶粒的性能且保護元件功能,再進行密封包裝(封裝)技術將其製作成晶片(chip),這些晶片經過檢驗與測試後,良品的晶片才提供給模組以及系統產品廠商。 由此可以得知,半導體電晶體以及積體電路(IC)元件的封裝技術是非常重要的最後一道製程技術。 積體電路晶片元件封裝的目的包括有「電路保護」、「訊號輸送」、「電力傳送」及「熱量去除」等四項,而此四項均與晶片元件的可靠度(reliability)有關。 隨著半導體元件微縮製程技術的不斷精進與突破,不同程度積體化電晶體的積體電路(integrated circuit, IC)晶片元件的體積大幅地縮小,晶片的運算以及儲存功能得以不斷的提升,這些不同程度積體化晶片的進展,促使封裝製程技術及其相關材料的複雜性大幅度增加其挑戰性。 積體電路晶片元件的封裝型態,由於植入印刷電路方式不同而有插入式封裝技術以及表面貼附式封裝技術;由於不同半導體材料的晶片元件,而有同質封裝技術以及異質封裝技術;由於空間部置方式不同,而有二維空間(2D)封裝技術演變成二點五空間(2.5D)封裝技術、乃至於三維空間(3D)封裝技術。 在半導體電晶體以及積體電路(IC)元件的封裝技術是整個半導體晶圓製造過程中,最後一道非常重要的後段製程技術,一系列封裝製程技術的品質控制對於最終半導體電晶體元件/IC晶片元件的性能保障是有其重要性與必要性。 本課程的主要內容將包含有 : 半導體材料及其元件的發展歷程、半導體材料及其元件的基本概念、半導體元件的封裝技術、積體電路晶片元件的封裝技術、二維積體電路元件的封裝技術、二點五維積體電路元件的封裝技術、三維積體電路元件的封裝技術(晶圓級封裝技術, WLP)、三維積體電路元件的封裝技術(面板級封裝技術, PLP)等。 講師期望經過此一課程的講授可以讓上課學生學習到傳統式以及先進式半導體積體電路晶片元件封裝技術的基本知識及其應用,以便於未來在研究所或進入職場之時,可以理論基礎與實務操作相互協力,進而解決製程技術上的技術問題,提升最終晶片元件品質上的良品率。
半導體元件物理、積體電路(IC)製程技術、半導體工程、半導體實驗、電子電路 。
上課講義及其相關性的教材將會提供。
(1). Midterm Exam and term paper (50%)、 (2). Final Exam (50%).
| 週次 | 主題 |
|---|---|
| 第 1 週 | Course Overview Introduction |
| 第 2 週 | Concept and classification of semiconductor devices |
| 第 3 週 | Fundamentals of semiconductor devices package technology |
| 第 4 週 | Process technology of semiconductor devices technology : wafer process technology |
| 第 5 週 | Process technology of semiconductor devices technology : package process technology |
| 第 6 週 | Package technology : pin-through technology |
| 第 7 週 | Package technology : surface mounting technology |
| 第 8 週 | Package technology : wire bonding and ball solder |
| 第 9 週 | Mid-Term Exam |
| 第 10 週 | Chip scale package(CSP) and related technology |
| 第 11 週 | Wafer level package(WLP) : 2.5D IC and 3D IC |
| 第 12 週 | Wafer level package(WLP) : CoWoS |
| 第 13 週 | Key technology for 3D IC package : TSV, RDL, TGV and interposer |
| 第 14 週 | Key devices for 3D IC package : CPU, GPU, SiPho, HBM |
| 第 15 週 | Panel level package(PLP) and heterogeneous package |
| 第 16 週 | Final Exam |
Reference 1: 半導體積體電路製程技術入門(全華圖書) Reference 2: 半導體積體電路製程技術入門(notes) Reference 3: Rao Tummala, Eugene J. Rymaszewski, Alan G. Klopfenstein, Microelectronics Packaging Handbook: Subsystem Packaging, Part. III, Kluwer academic publisher
- 地點
- MIRC building, Room 301
- 時間
- Please contact the professor to arrange the meeting together.
- 聯絡方式
- 顧鴻壽教授 frankykoo@nycu.edu.tw