類比積體電路實驗
Analog Integrated Circuits LAB
| 節 | 週四 |
|---|---|
A 18:30–19:20 | 類比積體電路實驗 ED220 3 節連堂 |
B 19:30–20:20 | |
C 20:30–21:20 |
* 根據陽明交大上課時間表所列
本課程講授類比積體電路的設計流程，包含EDA設計軟體使用、HSPICE模擬執行、以及晶片Layout軟體的使用，其中包含多次設計實作來幫助同學瞭解類比積體電路設計的流程，實作的主題包含，運算放大器、參考電壓源、I/O PAD使用、以及低壓差線性穩壓器(LDO)的設計，需完成類比積體電路單顆晶片之完整佈局與post-layout驗證。訓練學生設計類比積體電路的基本能力，以銜接研究所在類比電路領域的相關專業課程。本課程使用 TSRI ( 國家實驗研究院 台灣半導體研究中心 (Taiwan Semiconductor Research Institute, TSRI) )提供的EDA Tools 來進行類比積體電路設計、模擬、佈局、以及 bonding diagram繪製等，需花時間實作。此課程份量頗重，訓練強度高，建議先評估個人學習能量與時間足夠，再選修此課程。
(1) 需修習過電路學、電子學、以及「類比積體電路(設計)導論」課程且及格者。 (2) 需有時間進行習題實作，以完成類比積體電路單顆晶片之完整設計流程。
1. 課程講義 : 自行下載。 2. 課程進行方式 : 每周課堂投影片先講解，再由修課學員自行以筆電或個人電腦連網上機練習。每周會有一次Lab.，學期間安排多次設計實作練習。使用 TSRI 提供的EDA Tools 與 0.18um製程來做模擬與驗證。期末需進行設計口頭報告(oral presentation)。 3. 配合事項: 修課學員需依規定申請 TSRI 會員資格，以取得 EDA Tools 使用權限，並需簽署 TSRI 相關製程使用之保密條約。無法配合者，將無法進行電路設計之實驗實做，會以退選處理。
Lab(30%) ，Midterm Project(30%)，Final Project(40%)。 註：以上配分比例，會依群體學習績效酌與調整，由授課教授最後決定之。
| 週次 | 主題 |
|---|---|
| 第 1 週 | 課程說明、修課規定、及製程申請 |
| 第 2 週 | Schematic editor, ADE (EDA cloud如何將Schematic轉為spice code, 以及常用的模擬方法) |
| 第 3 週 | Schematic editor, ADE (EDA cloud如何將Schematic轉為spice code, 以及常用的模擬方法) |
| 第 4 週 | Virtuoso layout (Physical architecture of PMOS and NMOS, layout design, verification) |
| 第 5 週 | OP AMP (Specifications, OPAMP Design, Constant-gm), 以及Virtuoso Layout Q&A |
| 第 6 週 | 校際活動週 (4/2 ~ 4/6 放假) |
| 第 7 週 | OP AMP (Specifications, OPAMP design, constant-gm) |
| 第 8 週 | OP AMP (Specifications, OPAMP design, constant-gm) |
| 第 9 週 | Bandgap reference (Supply-independent bias, PTAT current generator, constant-gm bias) |
| 第 10 週 | Bandgap reference (Supply-independent bias, PTAT current generator, constant-gm bias) |
| 第 11 週 | I/O PAD (Introduction to I/O cell library, ESD protection design, Layout design, latch-up issue) |
| 第 12 週 | LDO (Introduction of power converter, linear regulator structure, transient ＆ amp AC response) |
| 第 13 週 | LDO (Introduction of power converter, linear regulator structure, transient ＆ amp AC response) |
| 第 14 週 | 1. FinFET元件與佈局介紹。 2. LDO Design and Layout (Q&A)。 |
| 第 15 週 | Final Project (Oral Presentation) |
| 第 16 週 | Final Project (Oral Presentation) |
Behzad Razavi, Design of Analog CMOS Integrated Circuits, Second Edition, McGraw-Hill Higher Education, 2017.
- 地點
- 工程四館307室
- 時間
- 每週四下午 4:30 ~ 6:00
- 聯絡方式
- 請事先 e-mail (mdker@ieee.org) 預約會談時段。