數位邏輯設計
Digital logic design
學期
114-2
學分
3
學分
當期課號
910193
永久課號
SESE10049
開課單位
系統工程與科技學士學位學程
授課教師
瞿忠正
類別
必修
上課時間表
| 節 | 週二 |
|---|---|
6 14:20–15:10 | 數位邏輯設計 3 節連堂 |
7 15:30–16:20 | |
8 16:30–17:20 |
* 根據陽明交大上課時間表所列
概述
1.學習數字系統的表示法及數系之間的轉換。 2.學習布林代數及電路化簡技巧。 3.學習基本的邏輯組合電路和時序電路。 4.學習如何設計組合電路，達成高階的功能(多工器、計數器)和記憶體元件設計。
先修科目
計算機概論
教學方式
每週繳交作業一次, 每兩週小考一次, 助教協助批改作業與小考考卷
評分方式
作業&小考 40% 期中考 30% 期末考 30%
週次計畫
| 週次 | 主題 |
|---|---|
| 第 1 週 | 數字系統介紹、數系基底轉換及數碼系統介紹(一) |
| 第 2 週 | 數字系統介紹、數系基底轉換及數碼系統介紹(二) |
| 第 3 週 | 布林代數進階介紹(一) |
| 第 4 週 | 布林代數進階介紹(二) |
| 第 5 週 | 組合電路描述、化簡及實現(一) |
| 第 6 週 | 組合電路描述、化簡及實現(二) |
| 第 7 週 | 組合邏輯電路設計(一) |
| 第 8 週 | 組合邏輯電路設計(二) |
| 第 9 週 | 期中考 |
| 第 10 週 | 組合邏輯電路設計(三) |
| 第 11 週 | 時序電路元件及介紹(一) |
| 第 12 週 | 時序電路元件及介紹(二) |
| 第 13 週 | 時序電路分析及設計(一) |
| 第 14 週 | 時序電路分析及設計(二) |
| 第 15 週 | 時序電路分析及設計(三) |
| 第 16 週 | 可程式化元件、記憶體元件及中央處理單元介紹(一) |
| 第 17 週 | 可程式化元件、記憶體元件及中央處理單元介紹(二) |
| 第 18 週 | 期末考 |
教科書
M. M. Mano and M. D. Ciletti, "Digital Design : With an Introduction to the Verilog HDL, VHDL, and System Verilog,” 6th Ed., Pearson FT Press, 2018.
Office Hours
- 地點
- 理工院區大禹樓126室
- 時間
- 週三與周四整天
- 聯絡方式
- 03-3909962或Email